下列的命令可以用来配置设计为允许读、写和交叉访问（connectivity access）。 1.SHM数据库可以记录在设计仿真过程中信号的变化. 它只在probes有效的时间内记录你set probe on的信号的变化. 3.Debussy fsdb数据库也可以记录信号的变化,它的优势是可以跟debussy结合,方便调试.
- 目录 1.VCS的编译解析 1.1一步编译法 1.2 三步编译法 1.3 VCS动态加载DPI shared lib (.so) 2.irun编译命令 3.verdi也可以编译 1.VCS的编译解析 1.1一步编译法 这种适合都是verilog的工程 下面是一个可以使用的vcs makefile用于编译 VCS 编译仿真方法总结 VCS编译命令 摘自：SYNOPSYS…
- Irun，可以认为就是三步式命令。
- 它只在probes有效的时间内记录你set probe on的信号的变化.
- 1.SHM数据库可以记录在设计仿真过程中信号的变化.
VCS无法使用的问题困扰了好久，暂且放下，下面要搞定ncverilog和verdi结合使用dump fsdb的问题。 Pt check_timing PTE-074，找不到需要的上升沿。 一种是时钟没定义好，周期值没有；一种是时钟被门控了；还有一种是D端口是常值，导致没有正常的时序路径可以分析。
irun: 【开发环境】 irun(ncverilog)无法dump fsdb波形问题解决方法
Irun，可以认为就是三步式命令。 irun 所以支持的功能feature，都是完全一致的。 为了给部分对象、模块或实例设置访问属性，可以创建一个访问属性文件，并在文件中说明那些对象的访问属性。 然后用在运行 elaborator 时使用 –afile选项。 目录 1.VCS的编译解析 1.1一步编译法 1.2 三步编译法 1.3 VCS动态加载DPI shared lib (.so) 2.irun编译命令 3.verdi也可以编译 1.VCS的编译解析 irun 1.1一步编译法 这种适合都是verilog的工程 下面是一个可以使用的vcs makefile用于编译 VCS irun 编译仿真方法总结 VCS编译命令 摘自：SYNOPSYS…
也可以用 –genafile 选项来自动生成访问属性文件。 当仿真使用了Tcl、PLI或probing功能，无法提前确定对象的访问属性，就可以采用自动生成访问属性文件的方法。 Irun就是cadence irun irun verilog/vhdl最新的仿真命令。 最老的是ncvlog/ncvhdl、ncelab、ncsim三步式；ncverilog和irun类似，都可以理解是脚本命令；真实仿真，还是依赖三步式的命令。 虽然原理，依然是三步式；但单命令方式，使用起来更简单。
irun: 目录
启动cadence irun 文档窗口，是文档是html格式的.这里，我的需要先启动firefox，然后才能开cdsdoc。
