而且很不幸的是，Intel这个不好的势头还在继续，TGL U的面积可以做TGL H了（核显换CPY），频率4.8G也够了，Intel不一起发。 那好等5.0G的TGL H，这也够桌面了吧，AMD 4000也难干到5.0G且相同IPC，抱歉也没有。 在Intel研发10nm的时间点（按照计划16-17年登场），EUV还是不可用的（2019年底），这个时候Intel就必须选择其它手段来规避这个问题。 两种选择，降低10nm的技术标准，和台积电7nm一样选择在SADP的范围内，或者上SAQP四重曝光。 可能是想着顺手解决7nm的量产问题，Intel激进的选择了SAQP，还有一堆新技术，最后导致良品率一直有问题上不去，所以10nm根本不堪用，只能打磨14nm。 英特尔为什么还在用14nm，最大的原因就是10nm翻车了，这个相信大家也都知道的。
10nm翻车的主要原因，在技术上真的就是选择了过于激进的方案，按照原始的，选择在2016年用DUV去实现别厂EUV的密度，还塞一堆新技术在里面。 所以Intel顾及10nm成本问题（Intel今年年中利润说要降 因为10nm更多量产了，Intel也多次声明这个贵，特别是再对比用很久的14nm）、绝对性能问题，导致经验不足也是至今用不上的因素之一。
- 两种选择，降低10nm的技术标准，和台积电7nm一样选择在SADP的范围内，或者上SAQP四重曝光。
- 但为什么要说Icelake S，因为Intel现在在TGL和ICL SP上似乎又遇到良品率问题了，可能又要延迟了，Intel在自己10nm的生产上经验还不足的问题暴露。
- 那好等5.0G的TGL H，这也够桌面了吧，AMD 4000也难干到5.0G且相同IPC，抱歉也没有。
- 英特尔为什么还在用14nm，最大的原因就是10nm翻车了，这个相信大家也都知道的。
- 可能是想着顺手解决7nm的量产问题，Intel激进的选择了SAQP，还有一堆新技术，最后导致良品率一直有问题上不去，所以10nm根本不堪用，只能打磨14nm。
- 所以Intel顾及10nm成本问题（Intel今年年中利润说要降 因为10nm更多量产了，Intel也多次声明这个贵，特别是再对比用很久的14nm）、绝对性能问题，导致经验不足也是至今用不上的因素之一。
除了工艺问题，还有另外一个原因，那就是Intel没有用10nm的决心。 Intel在2019年的Icelake上已经解决了10nm造消费级核心的能力（100多的面积），Intel其实完全可以做8核心的Icelake S，和AMD一样走低频多核心路线。 按照Icelake SNC高18%的IPC，Icelake S如果有的话跑个4.1G也还勉强。 但为什么要说Icelake S，因为Intel现在在TGL和ICL SP上似乎又遇到良品率问题了，可能又要延迟了，Intel在自己10nm的生产上经验还不足的问题暴露。
由香港SEO公司 Featured 提供SEO服務
- 但为什么要说Icelake S，因为Intel现在在TGL和ICL SP上似乎又遇到良品率问题了，可能又要延迟了，Intel在自己10nm的生产上经验还不足的问题暴露。
- 除了工艺问题，还有另外一个原因，那就是Intel没有用10nm的决心。
- 按照Icelake SNC高18%的IPC，Icelake S如果有的话跑个4.1G也还勉强。
- 而且很不幸的是，Intel这个不好的势头还在继续，TGL U的面积可以做TGL H了（核显换CPY），频率4.8G也够了，Intel不一起发。
- 两种选择，降低10nm的技术标准，和台积电7nm一样选择在SADP的范围内，或者上SAQP四重曝光。
