基本電學：這是一們最基本的課程，內容介紹了所有的基本名詞和動作原理與應用，例如何謂電流? 現在很多基本電學(中文繁體版)都有附贈動畫的數位檔案來配合書籍學習。 試想一位25歲大學非本科系畢業經過5年的養成→30歲，平均可以懂多少的專業知識？ 如果你現在是30歲才開始要從事佈局工作，至少要把那5年所應該懂得專業知識具備，並且還要更多，才有競爭能力。 半導體是幫助你在解決疑難雜症時的好工具，畢竟電子元件之間，線路與電子元件之間，都會有些電氣效應、雜訊干擾，線路中存在有電感電容，都是造成電路出問題的要素。
工程數學及電子學也是核心必備技能，由於數學是工具，因為逃不了Fourier、ODE、Laplace…等，若功力不足，不僅論文難以產出，甚至在未來工作上會較為辛苦。 而電子學的觀念是幫助你在兜電路時，能夠設計出可Work，甚至省電、效率好的電路。 而分別為這次競賽提供雲端運算資源以及EDA工具授權的微軟與益華電腦，也大力贊助了技術資源與人力；如Cadence就特別派出一組工程團隊，不但錄製了7個小時的線上教學影片詳細講解如何在微軟Azure雲端的台積虛擬設計環境使用Cadence的Virtuoso晶片佈局工具，也跟著台積跑遍北中南賽前研習營，與參賽同學們面對面互動並解答他們的問題。 至於年齡大且有３年以上經驗的工程師也是需要留意，因為年輕人精神狀況好所以學習新事務的效果好，能力和新人差距不大，薪資卻有落差，除非不斷提升專業能力保持專業優勢，否則被冷凍或是被新人超越是早晚的事情，更不用說升遷職務了。 如果專業能力沒有伴隨時間而增長，那就是不辣的薑，和新人能力一樣。
因此少了獨立作業經驗和能力，也少了Command file編寫能力，更不用說除錯技巧和其他佈局技術和考量。 在這樣的環境下還介意不恥下問的面子問題，那跟著這樣的主管的前途就可想而知了。 最近幾年的佈局工程師必須借重Circuit designer的協助以及了解製程的變動因素來提升專業能力。 如果說Circuit designer一定是對的，那就錯了，很多只是在研究所實驗過小型電路設計有work經驗，有些還只是Function work，並沒有去做Testing了解原因就畢業的設計新生。 這些實驗經驗距離實務上有一大段差距，許多理論應用在實際製程後都發生一些問題，這些Circuit designer有時候還需要資深佈局工程師的經驗來協助釐清許多觀念和技巧。 所以佈局工程師應該多去請教有實務電路設計工作經驗的designer才能提升佈局素質。
- 在這樣的環境下還介意不恥下問的面子問題，那跟著這樣的主管的前途就可想而知了。
- 是佈局工程師先擁有一身本領，然後隨便用任何一套工具都可以畫出正確的圖形，就像是武功高強的高手，不需要用刀劍只需要任一工具，一樣可以擊敗對手。
- 而分別為這次競賽提供雲端運算資源以及EDA工具授權的微軟與益華電腦，也大力贊助了技術資源與人力；如Cadence就特別派出一組工程團隊，不但錄製了7個小時的線上教學影片詳細講解如何在微軟Azure雲端的台積虛擬設計環境使用Cadence的Virtuoso晶片佈局工具，也跟著台積跑遍北中南賽前研習營，與參賽同學們面對面互動並解答他們的問題。
- 跟IC 設計有關職務有很多：「類比IC設計」、「數位IC設計」、「IC設計佈局」、「IC封測」…等，而每個職務事實上要會的技能都不一樣，例如：「類比要精通電子學&SPICE…；數位要精通硬體描述語言（Verilog HDL／VHDL）；佈局（Layout）要精通元件&電路板繪圖…」，不過共同一定要學會電子電路與程式設計為佳。
- ⊕ 當然櫃台人員也都很友善且熱心，先前有去詢問教科書、題庫書的問題，他們也都很熱心的幫忙查看，上課教室的環境也還不錯，都很乾淨整潔，且不會太擁擠，榜單方面當然也會是參考的一環，看到如此多位學長姐來此成功後，多少會相信自己也可以成為下一個榜上人。
，大一：微積分、電路學、邏輯設計、計算機程式的基礎打穩；大二：將工程數學、電子學、信號與系統、積體電路設計的基礎打穩並大一所學之能力加強；大三／大四：選IC相關設計組，課程幾乎為選修（積體電路設計、電磁學、半導體、演算法…），因此選定好自己想走類比IC或數位IC或EDA…等，再去選擇。 思源基金會培訓課程(210小時製程,VLSI,佈局分開授課→大學課程)：傾向軟體操作學習，以CELL BASE為主要佈局實作，主要在學習自動化產生元件庫，和軟體所提供的便利性，可以充分利用該工具佈局。 習慣用佈局工具產生元件的佈局工程師，因為軟體幫忙所以佈局速度看似很快，其實不然。 因為鮮少自己LAYOUT DEVICE，當遇到新工作使用不同佈局工具的時候就很容易出狀況，例如應該有哪些LAYERS，有哪些RULES都不熟悉，於是佈局速度大幅下降。 轉換工作也多半是相同工具的環境，大部分工作機會為有採購該EDA TOOL之公司。 佈局工程師的價值在於佈局工作經驗的累積、軟體工具熟悉度、除錯技巧和完整的IC設計觀念。
所以現在的設計公司講求效率都會詢問是否受過佈局專業訓練？ 只有聘請受過專業訓練的新人，才能夠縮短人力資源浪費的時間。 建議工程師平常要多多運動，讓血液循環維持一定水準，並且多喝水排毒，『行軍打仗不怕精銳士兵陣亡，而是怕帶老弱殘兵』，孫子兵法亦有云；傷害對方士兵比殺死對方士兵所帶來的傷害更大。 結訓於這些培訓單位的學員，因為人性弱點總是會說自己參訓單位有多好。
iclayout 課程: 自強基金會IC Layout課程
這樣已經比佈局工程師自己亂畫一通來得好很多了，但是這些還不夠，因為製程的變動因素會造成偏差，所以佈局工程師需要對製程有一定的了解，才能夠充分掌握製程的變動因素將電路電氣特性完全考量繪圖出一份高品質的layout。 CMOS VLSI設計原理：裡面會從製程介紹到電晶體元件的動作原理和電路設計觀念、邏輯閘和佈局設計，偏向觀念介紹說明，涵蓋範圍比較廣。 我建議學員大多數應該人手一本來補充電路設計課程的不足。 擁有價值數百萬專業工作站設備及EDA原版軟體工具，充分實作。 課程架構採課程研討、實作演練等方式，培養學員對IC設計技術具有系列性、完整性的架構觀念與實務推動執行能力。
但是layout 尊重designer的circuit是基本的倫理不容懷疑。 在這些軟體沒有改進以前，建議佈局工程師應該還是以技術本位為主才能累積經驗和技術。 培養學員整合半導體製程技術、IC設計和電學觀念，佈局出正確的圖形，並且教導學員從正確的環境設定開始，學習快四佈局設計相關應用技巧、如何在120秒內完成沒有ERROR的快速佈局法，建立APR和FULLY二合一的cell library，新增寄生RC萃取，讓學員了解佈局前後和電路設計與模擬之間的差異性，把佈局工作流程所需要了解的專業知識作實作模擬演練。
分別獲得了第一名與第三名的元智大學兩組團隊，來自該校電機工程學系，指導教授都是在該校任教四年、看起來就像是學生的年輕助理教授彭朋瑞，成為全場矚目焦點。 根據元智大學提供的訊息，彭朋瑞表示該校參賽同學能取得好成績，是因為原先在實驗室的研究題目就是高速有線通訊電路設計，「由於高速電路易受晶片佈局產生的寄生效應而失真，因此實驗室一直在晶片佈局這部分有一套訓練流程，也讓同學們能夠打好基礎，以適應更複雜的競賽電路。」獲得第一名的元智大學王崴弘、林江瑋還獲得了「最佳數位」獎項，成績傲人。 而周世傑也開玩笑地指出，從競賽結果可以看到，「頂尖大學可能還沒醒來；」因為在揭曉的優勝名單中，前三名由兩組元智大學團隊與高雄師範大學的團隊包辦，並非傳統印象中半導體業界精英出身的「台、成、清、交」；而在佳作與最佳類比/數位獎項中，得獎者雖然也有成功大學與清華大學團隊，但也看到了來自高雄科技大學、中興大學、中正大學、朝陽科技大學等非「一線」學校的團隊。 這意味著當雲端技術與開放的環境提供了一個讓這些「未來工程師」們更容易接觸、學習先進技術的機會，人人都可能成為IC佈局高手。 在最近幾年來，半導體專業軟體發展迅速，各家軟體不斷進步和擴充系統功能，當然在市場上的佔有率會有消長。 但是在全球佈局角度以及未來環境來看，各家軟體會大同小異，將朝向系統整合工具發展。
等到就業以後才知道….原來只懂皮毛…. 不要僅學得VLSI和一些電學常識和入門等級的cell base佈局等課程就想要從事佈局工作，那完全是沒有競爭力。 如果是30歲以下的工程師，平均血液循環良好大約堵塞血管1/4左右，大致上還足以應付，只要中午時間稍做休息就能迅速恢復。 30~40歲的工程師，平均血液循環良好大約堵塞血管1/3左右，缺氧情況上升許多，體力不支自然容易疲勞，跟著新陳代謝出問題。 ⊕ 試聽各間補習班的差別，我最後決定選擇歐大亮的課程，並且我覺得學校負責人人很好，很多事情都會幫忙，也不會催你或說服你一定要這間補習班，就是去試聽看看，試聽後覺得這間很適合我。 但是長時間的坐在電腦前面會使得血液循環不良導致缺氧而疲勞度快速上升，眼睛疲勞肌肉酸痛，邏輯思考能力下降，進而使工作效率也隨時間變化而下降。
如果養成一位可以獨立作業的工程師需要3~5年，當然需要找年輕的工程師，才能在養成之後對公司貢獻更長的時間。 所以一般公司會優先聘用年輕的新人加以訓練。 而年齡大的朋友，除非有獨立作業的專業能力，否則找工作的確是比較不容易。 教會你各種感測模組應用，以獨家研發的電子電路教學模組進行實作，再讓您快速學會PCB Layout印刷電路板規則精髓，降低訊號干擾、佈線漂亮等Allegro高速電路板佈局設計關鍵技巧，一次學得專業硬體工程師必備技能，躍升全能電路設計工程師。 在競賽命題的部分，陳威利表示，主要目的就是讓參賽同學們了解如何將具備複雜功能的電路簡化；而初賽的題目是先以「選擇題」的方式來讓參賽選擇正確的電路簡化方法，再正式進入電路佈局繪圖的階段。 在初賽考驗參賽者對佈局概念的了解程度後，決賽的題目難度就更高一個等級；而因為良好的IC佈局與製程參數密不可分，設計與製程兩個部門之間的溝通非常重要，「因此我們的佈局大賽除了考驗參賽者畫電路設計圖的能力，還更注重參賽者是否具備團隊合作的能力；」而這場競賽倆倆一組的參賽者中，確實有的是來自不同學校的搭檔、甚至是在不同的城市。
所以大部分工作都是坐在電腦前面操作電腦繪圖以及驗證軟體，基本的工作時數都是如此的體力需求與消耗。 培訓課程好與壞，在於授課內容的完整性和實用性，以及講師實務經驗和教學經驗。 很多ㄧ之半解的人因為年資每年會累加，於是掛名公司主管，卻不見得專業能力成正比。 卻因為掛名主管，所以開始教學，為了教學說服力，所以自吹自擂佈局經驗有多好，說穿了也只是按照RULE畫圖，完全沒有電性，只能夠騙外行的初學者而已。 學術界(大學及研究所)：從製程,VLSI電路設計與模擬,類比電路設計，因為套用CIC CELL LIBRARY以及I/O ESD PAD，所以看不到這些CELL的佈局圖形，甚至只有作局部電路佈局，所以沒有整顆晶片完整實作，觀念自然不夠扎實。
在這場競賽中取得前三名的隊伍，將分別將贏得有20萬、10萬與8萬元新台幣高額獎金，還能優先取得台積暑期實習機會。 另外還有獲選佳作的參賽組可獲得2萬元獎金，以及分別可獲得1萬元獎金的數位與類比最佳前瞻佈局獎項；就算什麼獎都沒拿到，其他歷經兩關賽事完成決賽的隊伍，都能獲得1萬元完賽獎金。 但是由於太過的繪圖自動化，造成佈局人員連基礎的MOS和SUBCO都不會畫就真的是大笑話了。 同時也帶來警訊，RD只要學會如何操作軟體，以後就不需要佈局工程師了。
iclayout 課程: ic layout 課程
選擇大碩，是因為有周易老師和劉強老師 … ⊕ 當然櫃台人員也都很友善且熱心，先前有去詢問教科書、題庫書的問題，他們也都很熱心的幫忙查看，上課教室的環境也還不錯，都很乾淨整潔，且不會太擁擠，榜單方面當然也會是參考的一環，看到如此多位學長姐來此成功後，多少會相信自己也可以成為下一個榜上人。 當初看到大碩的榜單發現系上的很多學長姐都在上面…⊕ 在經過與校園負責人洽談後，深入的了解補習班課程的安排，讓人感覺課程時間規劃得很好。 而且大碩的師資優良，上課進度控制得當，只要好好跟著進度來學習，就能得到不錯的學習成效。 相信想要學習佈局設計的人，應該可以理解『不要被軟體綁架』，也就是不要非某一套軟體不可或是哪一套軟體好用。
- 當沒有比較的時候，就不會有長短，當有比較的時候，就能一較長短。
- 大專電子電機相關科系畢業正所謂”比上不足比下有餘”、”有些程度但是程度又不會太好”。
- 培養學員整合半導體製程技術、IC設計和電學觀念，佈局出正確的圖形，並且教導學員從正確的環境設定開始，學習快四佈局設計相關應用技巧、如何在120秒內完成沒有ERROR的快速佈局法，建立APR和FULLY二合一的cell library，新增寄生RC萃取，讓學員了解佈局前後和電路設計與模擬之間的差異性，把佈局工作流程所需要了解的專業知識作實作模擬演練。
- 基本電學：這是一們最基本的課程，內容介紹了所有的基本名詞和動作原理與應用，例如何謂電流?
- 台積在2018成立雲端聯盟、加強與上下游生態系統夥伴的合作，也是為了能協助客戶加速設計上市時程，讓創新的產品能成功實現。
- 擁有價值數百萬專業工作站設備及EDA原版軟體工具，充分實作。
所以建議初學者學習優先順序應該是佈局基礎觀念和技術，然後是各項佈局工具操作(不同軟體只需要各學3天就能很熟悉了)。 是佈局工程師先擁有一身本領，然後隨便用任何一套工具都可以畫出正確的圖形，就像是武功高強的高手，不需要用刀劍只需要任一工具，一樣可以擊敗對手。 只靠倚天劍和屠龍刀武功太差的高手，一旦沒有靠倚天劍和屠龍刀，如同被人廢武功一樣。 IC layout工程師，需要對製程的流程與各個電子元件的畫法和技巧要很了解，由於SPICE電路模擬共分前後兩道，分別是pri-sim和post-sim，都是類比IC工程師的工作，因此對於IC layout而言，SPICE語法沒有太多的幫助。 佈局工程師的工作內容，需要將電路圖的主被動電子元件以及連接線考量電氣特性與製程變異因素而完成的幾何圖形，一切的佈局工作現在都已經可以用電腦軟體繪圖以及驗證模擬完成。
跟IC 設計有關職務有很多：「類比IC設計」、「數位IC設計」、「IC設計佈局」、「IC封測」…等，而每個職務事實上要會的技能都不一樣，例如：「類比要精通電子學&SPICE…；數位要精通硬體描述語言（Verilog HDL／VHDL）；佈局（Layout）要精通元件&電路板繪圖…」，不過共同一定要學會電子電路與程式設計為佳。 台灣微軟總經理孫基康在頒獎典禮上表示，半導體是科技演進的基礎，但以往學校教學並沒有太多機會能接觸最先進的半導體技術；雲端環境帶來的資源共享突破了這樣的障礙，微軟很高興能藉此協助加速創新、加速推動產業的數位化與轉型，也鼓勵參賽者繼續學習、改變思維。 學習佈局設計當然要向這些有豐富”實務經驗”的專家前輩學習，而不是選擇唸幾本書做幾顆案子就來按照書本從事教學的後進。 因為有很多晶片是靠經驗累積才能ㄧ次WORK。
由於採用佈局工具的基本功能就可以自行快速完成佈局圖，因此轉換任何工具只需要鮮少時間就可以適應，佈局速度不會受到大影響。 因為有完整晶片觀念，且結合電學因此佈局觀念非常扎實，『所以才可以說是佈局設計』，工作機會廣，有許多大型公司單位比較不同培訓課程學員素質以後指定此課程學員。 但是每一顆IC的電路都不一樣，一位佈局工程師要如何學習才能一次work？ 我們反觀半導體產業聘用佈局工程師的條件可以看出電子電機相關科系畢業，用意在於這些相關科系曾經修過基本電學、電子學、電路學、電子電路學、數位邏輯、數位電路、英文、工程數學等課程。 大多數畢業的學生程度都不是很好，頂多具備一些概念。 為什麼已經足夠了，因為你我不是從事電路設計工作，不需要了解太詳細的電子元件動作原理和電路設計，不是從事製程技術開發，不用去研究化學分子原子結構。
大專電子電機相關科系畢業正所謂”比上不足比下有餘”、”有些程度但是程度又不會太好”。 聽過我講課的學員都知道我很要求layout的完全獨立作業能力和速度，同時從製程和佈局關聯性的角度來學習layout透過DRACULA command file編寫加深對製程和佈局的了解，並且減少錯誤可能性以及增加除錯能力。 看到許多有心學佈局的人所發問的問題，我用上述來概括回答，有了基礎門檻的電子電機相關科系佈局設計工程師，不是只有了解軟體工具如何使用，更需要往前端設計和後端製程來了解，才能成為一位專業的佈局工程師。 對於非電子電機相關科系的學員，我建議至少要先了解基本電學，就可以來學習佈局，等有工作以後再去往前後學習。 因為依照平均主管的5~8年資來看，剛好是產於APR年代，很少有手動佈局經驗，絕大多數在拼APR產量。
侯永清對參賽的同學們表示，只要繼續深入了解就會發現佈局這門學問充滿挑戰與樂趣；而實際上在台積電，佈局工程師所扮演的角色也越來越受重視，成為該公司客戶夥伴們最巴結的對象──因為在個位數奈米先進製程節點，晶片設計的成功關鍵在於設計規則怎麼訂，而設計規則並不是這些IC設計業者決定、是佈局工程師說了算！ 他鼓勵同學們畢業後考慮投入這個能為半導體技術創新樹立新里程碑的職業，也歡迎他們未來到台積一起工作。 試想：如果只需要操作APR軟體工具就可以完成佈局圖，那麼電路設計工程師來學習操作自動佈局工具APR就可以了，便不需要佈局工程師。 所以我強調佈局技術本位應該是手動完全佈局、參與經驗和技術，才能不斷累積經驗和提升能力。
陳威利形容，以往佈局工程師的工作就很像是畫房子的裝潢設計圖，圖畫好了交給工班施工就是；但在半導體製程節點進入到7奈米、5奈米，甚至3奈米、2奈米，就完全不是這麼回事，「你得跟泥作、木作師傅確認畫出來的設計是不是真的能做得出來；」他強調，台積電扮演的角色就是要確保客戶的設計都能順利生產，因此製程與設計兩個部門的緊密配合，是先進製程是否能維持競爭力的關鍵。 台積在2018成立雲端聯盟、加強與上下游生態系統夥伴的合作，也是為了能協助客戶加速設計上市時程，讓創新的產品能成功實現。 軟體操作可花3天薪資成本學會，佈局觀念小則花1年薪資教育訓練，大則花數千萬製程費用來學習，工作態度是習慣性態度卻會影響管理問題，做任何事都喜歡碎碎念、抱怨的人比較不會受到主管的喜愛。
看到很多人認為自己花錢所參訓的培訓單位最好，等到要換工作以後才會知道，原來懂得非常少。 當沒有比較的時候，就不會有長短，當有比較的時候，就能一較長短。 縱然目前全球市場上使用CADENCE VIRTUOSO佔有很高的比率，相信其他軟體也會慢慢攻佔市場，而台灣市場部分，也許目前LAKER佔有較高的市場，但是其他軟體持續在進步中，所以台灣市場佔有率也會有消長變化，因此學會很多種工具是必須的，能熟悉操作多種工具對任何工程師都只有好處沒有壞處，就像是具有多國語言能力一樣。 曾經聽過我講課的學員都了解我的課程會提到製程和design rule的解說，然後才會開始講軟體工具使用和layout技巧…Dracula command file編寫…。 然而30~40歲的工程師大多數也都成家立室，同時也有家庭因素的事情困擾和付出，所以除了體力不支以外還伴隨著生活壓力，如果工作進度受到影響，更會增加工作壓力。 縱然中午稍做休息也沒有足夠體力支撐到傍晚。
台灣許多IC設計公司(佈局工程師的工作)已經和國外公司跨國合作研發，軟體的整合和轉換會是很重要的部分。 找一位有實務經驗，可將製程、Design Rule和佈局整合並且會考量電路設計的佈局設計講師來學習，這樣可以釐清很多觀念，並且學習快速的layout方式以及快速除錯技巧….等。 看完前述的書有些概念再來上學習課程會比較容易了解，學習效果加倍。
Chip123 科技應用創新平台»論壇 › Chip1 — 基礎元件 › Layout設計討論區 › 結訓於IC Layout課程的學員請自我檢視專業能力 … 在我的教學經驗裡面，年齡從18到40歲的都有，大部分是非本科系，只要是完整專業能力學習很好的人，不分年齡都可以就業。 目前超過40歲的佈局工程師為數不少，就是最好的例證。 ☆大專以上電子電機科系畢業或理工科系畢業具備電子學或VLSI基礎，希望接受過專業佈局完整基礎課程訓練者，均可報名本課程。 特別來台參與頒獎的Cadence全球Field Operations業務總監John Ennis也表示，很榮幸能與台積、微軟這樣的業界頂尖夥伴一起合作促成了這場賽事，Cadence完整的數位與類比設計工具平台將持續為推進半導體製程演進與IC設計技術創新提供支援，實現設計-技術協同最佳化(Design & Technology Co-Optimization，DTCO)。 這些來自全台北中南各地大專院校電子、資訊工程相關科系的年輕學子，已經完成在1月15日舉行的決賽，正緊張等待著馬上要舉行的頒獎典禮宣佈比賽結果。
換另一種角度來思考如何一次work，如果layout知道DRAM的電路特性和動作原理，相信已經知道如何佈局了。 如果layout知道PLL的電路特性和動作原理，相信已經知道如何佈局了。 又如layout了解OPA是做何種用途和有何種電路特性，相信就會知道應該如何佈局來滿足電路設計需求。
由香港SEO公司 https://featured.com.hk/ 提供SEO服務
